



半導體先進封裝材料的應用與發展

報告人：張繼綱

長興材料 研究所副所長

2025. 1. 10, 國立高雄師範大學

報告議題：

一、半導體先進封裝發展背景

二、先進封裝材料應用與趨勢



三、玻璃基板封裝

四、下世代矽光子





AI應用推動半導體晶片市場需求變化

2030年半導體應用市場占比



(MIC整理)

電子產品上下游供應鏈



IC設計

IC製造



IC封測

IC模組

系統組裝



封裝功能目的





Functions of Advanced Packaging:

1. Protection
2. Power/Signal Transmission
3. Thermal Conductive/Heat dissipation
4. Integration

先進封裝持續推進摩爾定律




- 隨著製程節點縮小，晶片上的電晶體數量每隔18~24個月就會增加一倍，比上一代晶片提升約40%效能。




- 先進封裝的價值在於相同製程節點，使用先進封裝達到效能提升的目的。

半導體封裝技術路線 (1970~2050)



Source: Yole

先進封裝優勢舉例




Sources: Yole Intelligence, NVIDIA, AMD, Infineon, Autonomous Vehicle International, Intel Architecture Day 2020, BCG analysis.

Note: ADAS = advanced driver assistance systems; SoC = system on chip.

¹For 16-core, chiplet-based design, absolute cost is projected based on estimated die sizes and publicly available cost per mm² good die.

TSMC 3DFabric™



- 由2D到3D的封裝(整合)方式，主要縮短訊號傳輸路徑來降低功耗並增加效能。




InFO


InFO_PoP



InFO_oS




InFO LSI




CoWoS


CoWoS-S



CoWoS-R




CoWoS-L



SoIC

SoIC-CoW



SoIC-WoW



報告議題：

一、半導體先進封裝發展背景


二、先進封裝材料應用與趨勢

三、玻璃基板封裝

四、下世代矽光子



後段封裝流程示意圖



先進封裝製程使用關鍵原材料




MATERIAL FUNCTION	PROCESS STEP LEVEL		ROLE	ADVANCED PACKAGING PLATFORM			
Photoresist	RDL		Patterning	 FO WLP	 FC BGA	 2.5D interposer	
	Bump/UBM			 WLCSP	 3D TSV		
	TSV						
Permanent Bonding stacked material	D2W assembly level		Mechanical support				
	W2W assembly		Miniaturization				
Temporary bonding & debonding	Bonding/debonding carrier from the semiconductor device		Handling wafer	FO WLP		3D TSV (development)	2.5D interposer
Underfill	Bump/UBM	D2W	Mechanical support	High density FO WLP		FC BGA	2.5D interposer
Dielectric material	RDL		Passivation	FO WLP	WLCSP		
	Bump/UBM		Repassivation	FO WLP	WLCSP	FC BGA	
	TSV		Isolation			3D TSV	
Molding compound	Encapsulation		Reconstituted wafer	FO WLP			

Source: Yole


Source: Yole

對應材料成長需求



先進封裝製程關鍵材料例

■以散出型面上(Fan-out Face Up)封裝為例:




1. 暫時接著材 (Temporary Bonding Materials)


聚醯亞胺雷射離型材料的應用與結構圖

■ 應用:

扇外型封裝用雷射可離型暫時材



3D製程用雷射可離型之暫時接著材



■ 功能:


1. 具有耐高溫、耐重佈線(RDL)濕式製程。
2. 高光學吸收值，各波段雷射可離性。
3. 可接著特性。

1. 暫時接著材 (Temporary Bonding Materials)


常見雷射可離型材料比較與結構

Material	Tolerable Temp.	Thickness (um)	Carrier	Bonding	Chemical Resistance	Self-Adhesion	Wavelength
Acrylate Polymer	< 250°C	<125	Glass	UV	Not Good	Yes	> 355nm
Epoxy	< 250°C	<125	Glass	Thermal	Good	Yes	> 355nm
Polyimide	> 350°C	2~20	Glass	Thermal	Excellent	Optional	> 248nm


壓克力高分子 (Acrylate Polymer)



環氧樹脂 (Epoxy)




聚醯亞胺 (Polyimide)



1. 暫時接著材 (Temporary Bonding Materials)


● 流程圖:




● 材料組成與機制:

PI 高分子

光吸收劑



雷射光離型機制



ACS Appl. Mater. Interfaces 2020, 12, 54230 – 54240

1. 暫時接著材 (Temporary Bonding Materials)




雷射可離型材料發展演進



先進封裝製程關鍵材料例

■以散出型面上(Fan-out Face Up)封裝為例:



製程:

暫時接著材塗佈

高銅柱製程

晶片黏著


液態封裝製程

材料:

1.暫時接著材

2.厚膜光阻

3.液態封裝膠
4.底部填充膠
5.封裝離型膜



製程:

研磨製程

重佈線製程

雷射解離

切割製程

材料:

6.感光型聚醯亞胺

7.UV切割膠帶



2. 厚膜光阻 (Thick Dry Film)

- 應用: 感光型厚膜光阻應用於異質整合高深寬比銅柱




- 材料趨勢:

1. More I/O to 2.5D/3DIC ◦
2. High Aspect Ratio bump & Cu Pillar ◦

10X~1,000X I/O




- 結構圖:




2. 厚膜光阻 (Thick Dry Film)

Criteria	ETERNAL BR42000	Hitachi HM4000	Asahi CX	DuPont SAF2100	TOK P5100
TK (um)	80, 120, 160, 240	56, 75, 90, 112	120, 180	60, 65, 75, 85, 100, 120, 130	120, 180, 240
Aspect Ratio	3:1	2:1	3:1	2:1	3:1
電鍍垂直度	<5%	<5%	<5%	<5%	<5%
Strip (Organic)	Pass	Pass	Pass	Pass	Pass

BR42120 **AR 3:1** Cu/Ni/SnAg Pillar



Acrylic Resin



Polypropyleneglycol diacrylate

2. 厚膜光阻 (Thick Dry Film)

影像轉移製程與反應機理


Lamination

厚膜光阻與基板間獲得緊密的接觸




Exposure

厚膜光阻曝光交聯得到圖型




Development

厚膜光阻曝光交聯圖型留下，
未交聯部分顯影移除




Patterning

電鍍銅柱(Cu pillar) · 圖
型影像轉移至基板




Striping

乾膜光阻光交聯圖型留下，
未交聯部分顯影移除




先進封裝製程關鍵材料例

■以散出型面上(Fan-out Face Up)封裝為例:




3.液態環氧封裝膠(LEMC)

Chiplet當道，SOC ➡ SoIC





Source : tsmc website



- SoIC front-end小晶片3D 堆疊，將不同尺寸、功能和節點做到更高密度/低耗能之異質整合。

3.液態環氧封裝膠(LEMC)

模封製程進化(Chiplet後)




■ 晶圓級液態封裝MUF膠可省略underfill製程，並實現3D封裝

3.液態環氧封裝膠(LEMC)


幾種常見封裝產品

InFO-PoP




- InFO-PoP 是業界首款 3D 晶圓級扇出封裝，具有高密度 RDL 和 TIV，可將行動應用處理器與動態隨機存取記憶體（DRAM）集成在一起。

InFO-oS




- InFO-oS 利用集成扇出（InFO）技術，具有更高密度的 2/2 μ m 再分配互連（RDL）線寬/間距，可集成多個先進的邏輯小晶片，用於 5G 網路應用。

CoWoS-S




- CoWoS-S（帶矽仲介層的襯底晶圓上晶片）平臺為人工智慧（AI）和超級計算等超高性能計算應用提供一流的封裝技術。

CoWoS-R




- CoWoS-R（襯底上晶圓上晶片，帶有帶扇出 RDL 仲介層的矽仲介層）是 CoWoS 先進封裝系列的成員，它利用再分佈層（RDL）仲介層作為片上系統（SoC）和/或高頻寬記憶體（HBM）之間的互連。

CoWoS-L



- CoWoS-L 是 CoWoS 平臺上的 Chip-Last 封裝之一。它結合了 CoWoS-S 和 InFO（整合扇出）技術的優點，使用仲介層和本地矽互連（LSI）晶片進行晶粒間互連，並使用 RDL 層進行電源和信號傳輸，從而提供最靈活的集成。

3.液態環氧封裝膠(LEMC)




3.液態環氧封裝膠(LEMC)




LEMC特性比較

Application			Fan-out	MUF	CoW
Filler	Content	wt%	85~87	80~84	86~88
	Max Size	um	10~25	5~10	10~25
	Mean Size		4~8	1.5~5	4~8
Viscosity @ 25°C		Pa.s	300~450	<250	300~650
CTE	< Tg	ppm/°C	8~11	10~16	5~8
Tg	DMA	°C	>150	120~150	>150
供應商			Eternal / Nagase	Eternal / Namics	Eternal / Nagase

High Tg & Low curing shrinkage Epoxy



(Naphthalene)



(Multifunctional)


4.底部填充膠 (Underfill)

Wafer level underfill (Bump height : 40um)

- 本土供應鏈缺口
- 窄/細間距的填縫能力

1st underfill
(Bump height : 90um)

Board level underfill
(Ball height : 250um)



Yole


4.底部填充膠 (Underfill)

Low extension underfill




■ Low extension產品設計

➤ 毛細內聚力



樹脂
毛細內聚力優
點膠不外擴



一般樹脂
毛細內聚力差
點膠外擴且沿邊緣流動

■ 調整點膠參數

■ 固化後Underfill內縮

4.底部填充膠 (Underfill)




Item	~2023	2024	2025	2026	2027
FAB's Roadmap	3nm		2nm		1nm
Advanced Packaging Technology					
Stacked Die μBump Pitch(μm)	44 to 20 μm	20 to 10 μm (w/ hybrid bonding < 10 μm)			
Die to Substrate FC Bump Pitch(μm)	80 to 40 μm	50 to 30 μm			
Substrate to Board BGA Ball Pitch(μm)	400/350 μm	300 μm			
Eternal Liquid Encapsulant Roadmap					
LEMC					
InFO CTE (ppm/K)	11 ~ 9	9 ~ 7	7 ~ 5		
MUF top cut (μm) /Filler content	10 μm / 85wt%	5 μm / 85wt%	3 μm / 80wt%		
Underfill					
1 st UF Top cut (μm) /Filler content	1.5 μm / 60wt% 、 Low Extension				
2 nd UF Top cut (μm) /Filler content	3 μm / 67wt% ~ 1.5 μm / 60wt% 、 Low temp & Fast cure (130°C*8min.)				

先進封裝製程關鍵材料例

● 應用: 先進封裝模封製程


合膜型式：**Compression mold**
Cavity up

封裝型式應用：**WLP / PLP**




Compression mold
Cavity down

PLP



Transfer mold
Die/ SBT contact

Strip



封裝用離型膜功能及相關特性:

1. 應用於**先進製程晶片封裝**
2. 阻隔封裝膠與模具，可**降低模具清潔頻率**
3. 模封後，封裝膠表面**均勻一致化(霧面型)**
4. 與固化後的[封裝膠]以及載具上的[晶片固定膠帶]**容易離型**
5. 高溫下服貼模具，避免**皺褶產生**

封裝型式：

WLP：wafer level Package 晶圓級封裝
PLP：Panel Level Package 面板級封裝
Strip：直條型封裝

5.封裝用離型膜



各種常見封裝離型膜特性及結構

離型層種類/特性	ETFE	PDMS塗層	Acrylate塗層	F-Si 塗層	
結構	一體型氟塑膜	塗佈型(有基材)			
應用製程	PLP , WLP	WLP 高緩衝	Strip	PLP , WLP	WLP 高緩衝
厚度(μm)	50*	130	58	68	130
離型層厚度(μm)	50*	80	20	18	15
離型層表面型態	霧面*	霧面	平面	霧面	霧面
離型層表面粗糙度(Ra)	1.5	1.8	<0.5	2.2	1.5
離型層表面粗糙度(Rz)	13	15	<1	16	10
抗皺效果	△	○	○	○	⊙
封裝膠離型效果 Anhydride / Amine Type	○ / △	○ / △	○ / NA	○ / ○	○ / ○
晶片膠帶剝離效果	○	⊙	NA	⊙	⊙


一體型離型膜




塗佈型離型膜



ETFE




PDMS



5.封裝用離型膜


封裝用離型膜於模封製程中之使用流程

● 流程圖：




平整服貼模具

- 離型膜傳送至模具模穴
- 模具真空吸膜啟動
- 離型膜平整服貼於模具



合模molding作業

- 模具合模，封裝膠流動至填滿模穴及元件
- 上下模具接觸至定位點
- 封裝膠於高溫模具內固化



開模後離型

- 封裝膠完成固化
- 上下模具分離
- 離型膜與封裝膠離型
- 離型膜表面型態轉印至封裝膠之上

5.封裝用離型膜



封裝製程種類及封裝離型膜發展演進


需求項目	先進封裝				LED直顯		Strip封裝
封裝結構	Fan-out	InFO	CoWoS	PLP	Mini LED	Micro LED	SBT PoP
發展起始年代	2009	2017	2020	2022	2022	2025	2020
封裝膠包容性	○	○	◎	○	◎	TBD	○
大尺寸封裝	○	○	○	◎	△	△	△
平整性	○	◎	◎	◎	△	△	△
高細緻化粗糙表面	○	○	○	○	◎	◎	△

離型膜發展需求及趨勢：

- 先進封裝：封裝膠離型包容性/大尺寸應用挺性
- LED直顯應用：霧面細緻化封裝表面，並對應不同種類的封裝膠
- Strip封裝：既有製程，需求元件表面包覆性，避免溢膠

先進封裝製程關鍵材料例

■以散出型面上(Fan-out Face Up)封裝為例:



製程:

暫時接著材塗佈

高銅柱製程

晶片黏著


液態封裝製程

材料:

1.暫時接著材

2.厚膜光阻

3.液態封裝膠
4.底部填充膠
5.封裝離型膜



製程:

研磨製程

重佈線製程

雷射解離

切割製程

材料:


6.感光型聚醯亞胺

7.UV切割膠帶


6.感光型聚醯亞胺介電材料 (Photosensitive Polyimide)

● 應用: 鈍化層與重佈線層

晶圓級封裝(WLP)



扇外型晶圓級封裝(FO-WLP)



● 功能:

1. 保護IC、減少介面應力。
2. 定義線路、金屬線路絕緣用。
3. 優異耐化性，適用各種濕式製程。
4. 高耐熱性，可過後續高溫製程。


6.感光型聚醯亞胺介電材料 (Photosensitive Polyimide)




各種常見介電材料特性比較與結構

高分子材料/特性	PI	PBO	BCB
硬烤溫度(°C)	~350	~390	250
黃光特性	Negative	Positive	Negative
介電常數(@1GHz)	3.3	3.0	2.65
拉升強度 (MPa)	50~150	170	95
楊氏係數 (GPa)	2~5	1.8~3.5	2.9
耐化性	Excellent	Good	Good
解析鍍 (L/S) um	5/5	2/2	10/10
信賴性	Excellent	Good	Good
供應商	Eternal/Asahi/HD	HD/Asahi/Toray	Dupont


Polyimide (PI)



Polybenzoxazole (PBO)



Divinylsiloxane-bis-benzocyclobutene



(BCB)

● 流程圖：



PI 塗佈與軟烤



曝光



顯影



硬烤



● 作用:

移除大部分溶劑，避免沾黏。


分子交聯，定義線路。

利用曝光與非曝光區域溶解度差顯影。


高溫硬烤，進行環化反應。

● 材料組成與反應:


Binder:




Monomer:



曝光交聯




高溫環化




6.感光型聚醯亞胺介電材料 (Photosensitive Polyimide)

感光型介電材料發展演進



先進封裝製程關鍵材料例

■以散出型面上(Fan-out Face Up)封裝為例:



製程:

暫時接著材塗佈

高銅柱製程

晶片黏著


液態封裝製程

材料:

1.暫時接著材

2.厚膜光阻

3.液態封裝膠
4.底部填充膠
5.封裝離型膜



製程:

研磨製程

重佈線製程

雷射解離

切割製程

材料:

6.感光型聚醯亞胺

7.UV切割膠帶


7. 紫外光減黏切割用膠帶 (UV Dicing tape)

一般膠帶與 UV 減黏膠帶的差別




PSA (pressure sensitive adhesive, acrylic polymer)


PET base film




Ref: J Appl Polym Sci 87: 182-191, 2003



dicing



UV releasing




die pick-up





Release Film
Adhesive
Base Film

交聯硬化



7. 紫外光減黏切割用膠帶 (UV Dicing tape)

晶片堆疊方式之發展演進






1. SolC 為前端堆疊。
2. microbump 改為 direct bond 可以提升堆疊密度。
3. Cu Pad的潔淨度對 direct bond 很重要。

7.紫外光減黏切割用膠帶 (UV Dicing tape)

晶片切割方式之發展演進

高分子材料/特性	Blade	Laser ablation	Stealth	Plasma
Method	Blade	Laser		Plasma
Principle	Mechanical grinding	Melting + evaporation	Thermal + Mechanical	Chemical etching
Stress	Mechanical	Thermal	Mechanical	None
Procedure	Sequential			Parallel
Shape	Regular shape	Irregular shape		



7.紫外光減黏切割用膠帶 (UV Dicing tape)


SoIC - 性質需求

	UV 減黏前	UV 減黏後
作用	高黏著固晶，可伸張擴片	低VOC 降低汙染、低黏著性
膠材需求	高黏著性	照光低黏，低產氣
基材選擇需求	拉伸強度	低產氣

Tape expansion




VOC deposition UV 解膠製程



Monomeric styrene and oligomeric acrylates can be used to produce crosslinked polymeric structures through photopolymerization

7. 紫外光減黏切割用膠帶 (UV Dicing tape)

SoIC - 技術需求



Tape Structure

■ 膜材

- ✓ 適當的strain-stress curve
- ✓ 合適的UV穿透度

- ✓ Low VOC
- ✓ Low impurity migration

■ 膠材

- ✓ 良好的濕潤性
- ✓ 對PO膜的適配性

- ✓ 優秀的UV反應性
- ✓ 適當的拉伸性質

■ 配方

- ✓ 提供良好塗佈加工性
- ✓ 滿足儲存穩定性

- ✓ 低產氣汙染
- ✓ 易UV減黏

■ 塗佈

- ✓ 均勻的厚度控制
- ✓ 適當的張力控制

- ✓ 無塵產線
- ✓ in line 控制塗佈缺陷

報告議題：

一、半導體先進封裝發展背景

二、先進封裝材料應用與趨勢

三、玻璃基板封裝


四、下世代矽光子



Intel Advanced Packaging Offerings



FCBGA / FCLGA




bump pitch ~100µm

- Leading global user/assembler of FCBGA (>40% share)
- Support to 120x120mm
- Enabled STIM w/BGA
- Multi-ball BGA for managing warpage
- PoINT architecture for cost savings

2D/MCP

Embedded Multi-die Interconnect (EMIB)




bump pitch 55→45
→45/36µm w/TSV

- Products shipping since 2017
- High Bandwidth
- Supports large form factor: 4.5x reticle equiv→6x+ reticle equiv.

2.5D

Foveros




bump pitch 36→25µm

- First product in 2019, HVM ramp from 2023
- Wafer-level packaging plus silicon interposer capability
- Optimized for cost/performance

2.5D/3D

Foveros Direct




bump pitch < 10µm

- Direct Cu to Cu bonding for high density and low resistance interconnects
- Best power per bit performance (~0.05pJ/bit)

3D Hybrid Bonding

Glass Core Substrate Co Packaged Optics




- Continued feature scaling
- Improved power delivery
- Enables 448G / HSIO
- Pluggable connector
- Glass-based coupling with integrated Waveguides
- Enables high yield, low cost flow

Next Gen Interconnects

*Source: Intel internal analysis, Prismark, TechSearch (2023)

玻璃基板(Glass Core)驅動力


Organic Substrate



Organic substrates leverage traditional PCB-like cores with woven glass laminates

- Provide a low cost, easily manufacturable material set with off-the-shelf laminates available from leading suppliers

Glass Core Substrate




Glass core substrate enables significant improvements to both electrical and mechanical properties

- Tunable Modulus and CTE closer to silicon → Large form factor enabling
- **Dimensional stability → Improved feature scaling**
- High (~10x) through-hole density → improved routing and signaling
- **Low Loss → High speed signaling**
- Higher Temperature capability → Advanced Integrated Power Delivery


Source: iNEMI Feb 2024

玻璃基板通孔(TGV)製程與化學品

● TGV Process



● Function of Surface Modifier:



Supplier	Chemicals
Atotech	Sol-gel (Metal Oxide)
Coring	MnxO
Eternal Materials	Polyimide
ITRI	複合式金屬氧化物
Macdermid	Conductive Polymer
OKUNO	Metal Fluoride Complex
Sekisui	Acrylate Polymer + Metal particle
Uyemura	Metal Oxide

報告議題：

一、半導體先進封裝發展背景

二、先進封裝材料應用與趨勢

三、玻璃基板封裝

四、下世代矽光子



矽光子(Silicon Photonics)技術驅動力

連接

用於數據交換的光連結



- 數據中心(收發器、開關)
- 高性能數據交換
- 長距離互聯
- 5G/6G基礎建設
- CPO及晶片到晶片的互聯
- AI

傳感


用於環境量測或識別的光學物理



- 機器人與汽車的雷達
- 化學鑑定
- DNA分析
- 氣體偵測
- 血液分析
- 可穿戴生物傳輸


計算

用於新一代計算的量子光學



- 量子計算
- 離散變量
- 連續變量
- 量子通信


- 矽光子就是將電子結合光子的技術，是一種**積體「光」路**，就是將光路微縮成一小片晶片，晶片內的傳導皆使用可以導光的線路，稱為「**光波導**」，光就在這些光波導的線路中傳來傳去，最終願景是用光訊號全面代替電訊號進行傳輸，就可以**實現更高頻寬和更快速度的數據處理**，就不用再持續追求更高的電晶體數量，但目前在光電結合上，還牽涉到諸多光電訊號的轉換，因此技術上還有許多面向需克服。



光電模組功能



- 目前的光電模組，分別需要**光接收器**、**光波導**、**光調變器**、**電流電壓放大器**、**驅動IC**、**交換器**等元件，目前這些元件都是零散的放在PCB版四處，而矽光子的技術就是將這些元件全數整合到單一矽晶片上，目前主要從傳統式插拔模組轉為共封裝光學模組，即為市場上常提的**CPO(Co-Packaged Optics)**技術。




光收發模組各元件介紹

	說明
交換器	轉換、處理、分配電訊號
驅動IC	提供光調變器所需的電訊號
光波導	光走的路徑
光接收器	接收光的訊號
光調變器	雷射光源輸入的情況下，將電訊號再轉成光
電流電壓放大器	將電流訊號放大，同時把電流訊號轉成電壓

Losses of Traditional EO Module

以光收發模組方式進行資料傳輸，當速度上升時會面臨嚴重的訊號損失




- 而 CPO 使用矽光子 (Silicon Photonics，即透過矽作為光的傳輸媒介)，將傳統光收發模組中的光通訊元件與交換器晶片整合、封裝在同一個封裝模組中 (即**光引擎**)，並安裝在同一個 Socket (插槽) 上，減少了資料的傳輸路徑，在維持高傳輸速度下降低了功耗並減少訊號耗損或延遲。

■矽光子現階段：從傳統插拔式模組升級


CPO（共同封裝光學元件）縮短了電傳輸的路徑，降低資料傳輸的損耗、用電量

可插拔式光收發模組架構




CPO 架構







$$N(\text{Core}) > N(\text{Clad})$$



- 1) 光源波長、入射角度
- 2) 折射率差
- 3) Core厚度


Polymer Waveguide in CPO

- 下階段為解決CPU與GPU傳輸問題，Polymer Waveguide可為其中一個Solution。



Key Materials for Silicon Photonics

	Key Material	Requirements & Trends
基板	SOI Wafer	Roughness 、 Low Warpage 、 Flatness
雷射基板	InP	Large scale (4~6 inch)
雷射磊晶	InP, AlGaInAs, InGaAs	High Speed 200G~1.6T
RDL-Dielectric	PI/PSPI	Low Dk/ Df, High Reliability
調變器	LNO, BTO Film, Si-MRM	High Speed, Low Loss, Thinner, Easy Integration
Waveguide	SiO2, SiN, Glass, Polymer	Low roughness, Low Absorption (@specific Wavelength)
Interposer	Si, Glass, Polymer	High Flatness, High dimensional stability, Thermal stability
Cu Foil	PPE. Hydrocarbon	M7~M9 HDI substrate
光接收器	SiGe, InP	High sensitive, Wide range
光纖接著	Adhesive	High transmittance, High mechanical properties, Easy processibility
光連結器	Amorphous PI. PEI	High transmittance, Solder reflow available





長興材料

ETERNAL MATERIALS



Elements of Infinite Possibilities

chikang_chang@eternal-group.com